一、CPLD在多路高速同步数据采集系统中的应用（论文文献综述）
陈晓敏[1]（2021）在《基于FPGA的多通道模数混合采编与传输设备的设计》文中研究表明在航空航天工程试验中,需要对飞行器温度、压强等物理参数与图像数据进行采集编帧,并传输数据包至地面测控台做进一步处理,供试验后分析。针对此应用场合,本文依托于“某遥测系统采编控制器”研制项目,设计了一种基于FPGA的具有模数混合采编与数据传输功能的设备,在应用中采集多路模拟量数据、接收数字量信息、并实现混合编帧,通过长距离传输链路与地面测控台之间实现数据传送交互。首先根据课题的技术条件与功能要求,进行设备总体框架设计;其次,阐述了模拟量采集电路、数字量收发电路的搭建,通过添加驱动器、均衡器以及端接电阻的措施解决长距离传输中信号衰减损耗问题,并针对传输线选型、信号反射、传输线衰减特性进行了分析;接着,从嵌入式软件设计入手,叙述了FPGA内部控制逻辑设计,着重对采集通道切换控制、双流水线型ADC采集时序、模数混合编帧技术以及反馈重传纠错机制中添加包计数握手协议进行优化等四项关键点做出详尽的设计说明。最后,利用上位机、地面综合测控台、光端机、存储器与本设备搭建闭环测试系统,依次对设备模拟量采集精度、LVDS长距离传输误码率以及整体功能进行测验,证明整体设备的准确性与可靠性。通过对设备分析与大量试验证明,该模数混合采编与传输设备能够完成采集精度优于1‰的64路模拟量采集,可实现2路PCM数据、2路LVDS图像数据的接收,在传输距离不高于120m,传输介质为双绞屏蔽电缆时,实现速率为180Mbit/s的高可靠数据通信。
赵宽[2]（2021）在《基于同步Flash的高速数据记录仪的设计与实现》文中进行了进一步梳理数据记录仪被广泛应用于航天领域中对关键飞行数据的采集与存储,随着测试总线及数据采集存储技术的不断发展和演变,可实现高速大容量数据存储的数据记录仪已成为研究的必然趋势。但受限于数据记录仪的使用环境,数据记录仪的体积需要小型化。因此,如何在小型数据记录仪中实现高速数据存储是本文研究的重点。当前数据记录仪广泛采用异步模式进行读写操作,无法发挥Flash的最高性能,针对这一问题本文设计并实现了一种基于同步Flash的高速数据记录仪,外部传输的数据为高速AD采集数据和LVDS数据,选用具有小体积、低功耗、读写速度快、抗震性能高等优点的4片存储容量为32GB的NAND Flash作为存储芯片。使用基于ONFI3.0的DDR接口模式,提高了单片Flash的存储速度,在结合并行访问的优势增加数据传输带宽的同时,使用了片内片外复合流水线技术,提高了Flash阵列的数据吞吐率。同时设计了新的无效块映射机制,解决了由于并行访问导致的存储空间的损失和同一位置的无效块的映射问题。采用USB3.0作为数据回传接口,实现上位机与记录仪之的间高速数据回读。本文对高速数据记录仪系统的硬件电路和逻辑进行了设计,并重点对同步Flash阵列的高速存储进行了论述,通过对硬件内部逻辑的验证和系统各功能的测试保证了高速记录仪的AD采集功能、Flash同步模式下阵列高速读写功能和USB3.0高速传输速度功能均可实现,最终测得实际同步Flash高速阵列写入速度约为280MB/s,USB3.0高速传输速度约为180MB/s。
时莉[3]（2021）在《基于FPGA的多通道光纤光谱仪控制系统设计》文中认为光谱仪是利用光学原理,如光的色散、吸收、散射等,从而得到与被分析物质有关的光谱,进而分析出物质元素成分以及内部结构的物理光学设备,其在多个领域得到了广泛应用。由于单通道光纤光谱仪在波长测量范围和波长分辨率之间存在一定的制约关系,而且随着科学领域对光谱仪的性能要求越来越高,多通道光谱仪已成为各国研究的热点。光谱仪控制系统是多通道光纤光谱仪的核心部分,本文设计并制作了多通道光谱数据采集、处理及传输的控制系统,并简单介绍了多通道光谱仪的光学系统,以及结合上位机软件对多通道控制系统进行测试。在本课题设计过程中,首先对系统的总体方案进行了设计。在硬件部分,将系统分为几个模块,包括FPGA控制模块、CCD光电转换模块、A/D转换模块、USB通信模块、RS232通讯模块、电源模块以及存储模块,分别设计了各个模块的硬件电路图,完成了芯片选型等工作。根据系统设计要求,CCD器件选用线阵TCD1304DG器件,每一个通道分别对应一个CCD器件;A/D转换芯片选用专用图像处理器AD9826,选用USB2.0接口作为光谱数据传输以及控制系统与上位机通信的串口;为了提高光谱仪的处理速度,实现多个通道的同步采集,选用FPGA作为控制芯片。在软件部分,基于Verilog HDL硬件描述语言,首先介绍了系统的总体功能状态图,即光谱仪控制系统在上位机发出命令的控制下实现了光谱数据的采集、处理、存储与传输。主要介绍了CCD与AD采集控制时序的设计、光谱数据的存储与读取以及USB通信的逻辑设计。控制系统的硬件和软件部分设计完成后,结合光学系统搭建了光谱仪样机,并结合上位机软件对样机进行了测试。该系统满足预期的设计要求,能够实现多个通道之间的光谱数据的同步采集,在多通道光纤光谱仪的研究中有重要的实际意义。最后,总结了本文设计多通道光纤光谱仪所做的主要工作,并对存在的一些问题提出了下一步的研究方向。
刘艳[4]（2021）在《HIAF-Kicker电源控制系统关键技术研究与实现》文中认为强流重离子加速器装置（High Intensity heavy-ion Accelerator Facility,HIAF）是国家“十二五”重大科技基础设施建设项目之一,Kicker电源是HIAF装置中的重要环节,负责为踢轨磁铁提供所需的准矩形电流脉冲。HIAF-Kicker电源拟采用多种设计结构,要求电源控制系统具备高速、可靠、稳定的工作性能。HIAF-Kicker电源对控制系统提出了以下设计要求:1)电源控制系统需具备多模块多设备控制能力,为了兼顾Kicker电源闸流管开关和全固态开关两种方案,需有上百路高精度同步快脉冲输出能力。2)为了将Kicker电源输出的大电流快脉冲波形进行数字化采集,需具备直流脉冲高速采集能力。3)为了适应HIAF装置纳秒级同步定时设计要求,需要在Kicker电源控制系统中引入White Rabbit同步定时设备输出的定时信息,并完成时间信息的解析和应用。针对HIAF-Kicker电源的控制需求,本论文提出一种适用于多种Kicker电源结构的数字控制器方案。数字控制器硬件由核心板、核心底板、光纤扩展板、光纤子板卡四部分组成。基于这种控制器结构完成了控制器核心软件的设计,并在固态Kicker电源IGBT驱动中完成测试,测试结果显示设计满足HIAF-Kicker电源多路驱动控制需求。Kicker电源高速波形采集系统基于全国产ADC芯片方案,采用前端采集子卡加FPGA载板的设计结构。采集速率高达2.5Gsps,分辨率为12Bit。根据Kicker电源波形参数特点对高速波形进行重新编码和数字信号处理,并提出了一种Kicker波形监测算法。通过对信号发生器拟合双极性固态Kicker电源输出波形的采集对系统进行验证,结果显示采集系统能够较完整地恢复出波形信息。最后,论文采用White Rabbit同步定时设备在Kicker高速采集系统中引入高精度时间信息、对定时设备输出的TAI时间编码进行解码和计算,并通过Verilog硬件描述语言在采集卡载板FPGA内完成时间信息的转换。本论文的工作为HIAF-Kicker电源控制系统核心关键技术,同时为HIRFL注入引出Kicker下一步改造提供了一种有价值的技术参考方案。
潘冬阳[5]（2021）在《嵌入式多通道高速信号采集处理系统研究》文中提出近年来,互联网和集成芯片的发展带动了信号采集处理系统的更新换代,随着应用需求的不断增加,信号采集处理系统在采集速率、采集精度、数据处理能力上都有很大的提升。在超声检测、分布式光纤检测以及工业现场多点模拟测量等具有复杂噪声背景的应用场景下,需要采集处理系统具有多通道数据处理能力;在一些工业生产线、输油管道等需要实时监测温度和应力等物理量的应用场景下,则需要采集处理系统具备良好的实时性。经过调研并综合考虑信号采集处理系统的性能、适用性及成本等因素,目前已有的采集系统并不能完全满足应用需求。针对上述问题,本文对信号采集处理系统展开了深入研究,设计了本课题系统的整体框架,并通过对以下几方面内容的研究,实现了一套嵌入式多通道高速信号采集处理系统。根据系统整体框架,设计了基于SPI的一主多从通信总线。以传输控制单元为SPI主机,实现了对6个采集控制单元（SPI从机）数据的并行接收和采集控制指令发送,传输速率最大可达20Mbps。通过对FPGA高速信号采集处理技术和同步时序处理技术的研究,设计了基于Cyclone 10LP系列低功耗FPGA的采集控制单元逻辑功能。并通过对累加平均滤波算法的研究和算法降噪原理的定量分析,结合FPGA并行流水线架构,实现了基于FPGA的实时累加平均滤波算法,该算法可自适应触发频率,解决了以往触发频率必须为固定频率的问题。通过对异构SoC FPGA及其片内高速AXI总线的研究,设计了基于Cyclone V系列SoC FPGA的传输控制单元逻辑功能,利用片上高速AXI总线设计接口应用,实现了FPGA与HPS的高速互联,解决了FPGA与ARM之间数据吞吐率不足的问题。通过对嵌入式Socket网络通信技术的研究,设计了采集系统配套软件。本文所设计的嵌入式多通道高速信号采集处理系统具有36个模拟信号通道,每个通道最高采样速率为65MHz,采样分辨率为14位,可实时对采样数据进行累加平均滤波处理,并通过上位机显示各通道的采样波形。经过实验测试,验证了系统的可行性且具有较强的实际应用价值。该采集系统对大背景噪声下的重复信号具有一定的通用性,可为工业现场中多通道信号采集处理提供平台支撑。
吴梦杰[6]（2021）在《基于FPGA的继电器在线检测系统的设计与实现》文中提出本文针对弹上仪器设备上电后,电磁继电器触点吸合后的状态作为主要研究目标,研究在整机上电的状态下继电器的抖动或在冲击测验时,触点容易出现的错误断开及闭合等问题,该故障一般是由抖动所产生的,经过进行对比分析现有检测系统设备的优劣程度和检测精度,选择采用FPGA来实现检测的核心功能,并完成相关器件的选择,整个系统的设计分为三部分,前端信号的输入电路的设计,FPGA数据的存储和抖动检测模块的实现,上位机显示界面。信号的产生来自继电器模块,抖动产生的机械信号可以转化成电信号,本文采用自主设计的光耦转化电路,使得设备在28V电压上电情况下产生的信号可以正常进入FPGA,脉冲检测模块随机可以检测20路的随机信号,并可实现更多通道的并行扩展功能,针对通道间产生的干扰,例如白噪声、按键产生的抖动、设备间的布线等问题,设计相对应的软硬件抗干扰电路,消除多余干扰。FPGA内部数据处理模块,由于数据采集的速率与上位机传输的速率差别较大,所以选择逻辑上与FPGA共用一个时钟源的同步FIFO来进行数据存储以及读写功能,防止数据丢失。最后利用串口传到上位机。通过LabVIEW软件来实现与检测模块匹配的显示管理界面,LabVIEW可以使编程具象化,经仿真测试后,通过观察脉宽变化,有效地检测到各路信号中产生的抖动,使得检测过程方便,优化了操作流程。
林怡格[7]（2021）在《基于LVDS的同步数据汇聚平台硬件研发》文中研究指明分布式采集系统广泛应用于海洋资源勘探、海洋安全等重大工程领域。近年来,随着分布式采集系统规模的不断扩大,对采样频率、传输距离与数据带宽等提出了更高要求。LVDS（Low Voltage Differential Signaling,低压差分信号）传输技术具有带宽高、传输距离远、抗干扰性强等优点,适合分布式采集系统组网。为此,本文开发了基于LVDS的同步数据汇聚平台硬件系统。该系统以海思Hi3535处理器和Xilinx Kintex-7 FPGA为核心进行设计,FPGA与处理器之间通过PCIe 2.0总线进行高带宽数据交互;通过外扩2路高速LVDS接口与驱动均衡电路,采用自定义LVDS传输协议,实现了多节点高带宽链路数据汇聚及远距离传输;通过LVDS同步时钟的接收、控制与传输,实现了各节点同步采样的控制;通过外扩两路千兆网口向外部网络设备发送数据。平台具有带宽高、实时性好、可扩展性强等特点。本文对所研发硬件系统进行了功能测试,完成了关键信号完整性仿真验证,并对LVDS、PCIe、千兆网口等传输通道进行带宽测试。经测试,系统满足电源、带宽、功耗、同步性等各项设计指标要求。
卢熠昌[8]（2020）在《新型煤矸光电分选机控制系统的设计与实现》文中研究表明当前,煤炭作为我国的主要能源,一直牢牢支撑和保障着我国经济的持续快速发展。我国的煤炭产量大,但是由于一直以来传统选煤行业存在的弊端,诸如传统分选技术工艺复杂繁琐,智能化程度低,分选效果不尽如人意,造成有效产能低下,因而急需一种新型的选煤设备。故针对新的选煤需求及井下开采作业的特殊性,本文设计了一种基于双能X射线扫描的新型煤矸光电分选机,并主要针对新型煤矸光电分选机的控制系统进行了设计与实现。针对传统分选设备存在的缺陷与不足,对新型分选设备的系统结构的分析,完成了对新型分选设备的主控制系统、信号处理系统、进料控制系统及喷阀驱动分选控制系统的设计。主控制系统对整个设备的各个子系统进行控制和管理,并通过操控台的通信连接与分选设备实现人机交互。主控制系统使用PIC18F4520单片机作为控制器,CPLD XC95144实现逻辑电路的扩展,设计了外部存储电路、电压监测电路、开关信号电路;并完成对PIC18F4520与操控台及各子系统的通信连接电路。进料控制系统采用电磁振动进料方式,利用电磁振动进料控制原理,建立了进料器的调节参数与供电参数的关系,并据此设计了电磁振动进料控制系统,主要包括交流电过零检测、晶闸管触发及通信电路的设计。信号处理系统包含光学系统,采用双能X射线透射被检测物;喷阀驱动分选控制系统采用高速电磁阀及阵列喷嘴等器件完成喷阀剔除装置机构设计,并据此设计了喷阀驱动分选控制的动作电路。整个设备的运作过程是利用双能X射线透射得到的被检测物的光谱信号,通过信号处理系统对光谱信号进行处理并传送至主控制系统,最后主控制系统通过得到的电信号控制喷阀驱动分选控制系统进行动作,完成被检测物的分选。通过对整个设备系统的仿真模拟调试,完成对设备的模块化设计,并结合搭建的实验样机,经过反复调试,各系统设备取得良好成效,并且其识别的分选精度高,处理粒极宽。图60表7参73
王振宇[9]（2020）在《多通道同步数据采集系统设计》文中研究指明多通道同步数据采集设备主要应用在类似于空气动力学分析、人体生理电信号采集、机械状态监控、相控阵等这类大型测试任务中,任务的普遍特点在于要求较多通道并行采集、同时对于数据的同步性具有较高要求。针对现有数据采集设备通道数不足、同步性能较差的缺点,本文设计了一种并行测试通道多达224个、且具有较高同步性能的模块化数据采集系统。本文首先分析了同步性在并行数据采集任务中的重要意义,分析系统所需的各项性能指标;其次根据技术指标,提出了基于PXIe总线的模块化系统设计方案,并以此为基础,从硬件电路、固件逻辑、系统软件三个方面展开了对系统设计实现的论述。在硬件设计方面,首先从信号前端调理、测试数据的存储与传输等方面介绍了数据流路径的设计;其次根据对PXIe背板定时触发总线工作机制与原理的分析、时钟同步误差的来源与分配等方面详细介绍了时钟信号路径设计;最后对系统的电源管理路径进行了设计。在采集模块固件逻辑的设计上,采用自顶向下的设计方法,从TLP编解码逻辑、外部接口逻辑设计、自定义寄存器、以及多卡同步逻辑设计四个部分对固件逻辑的设计进行详细介绍。在系统软件的设计上,编写了针对不同功能类的设备驱动,并主要对中断处理与DMA中断的配置与工作过程进行了详细介绍;利用Qt编写了系统控制与数据显示的上位机软面板。通过搭建测试环境,本文最后对系统的采样精度、动态性能、时钟同步误差、以及相位差分辨精度这4项性能指标进行了测试。本文所设计的多通道同步数据采集系统可以支持最多224个通道并行采样,实验测试数据表明,校准后系统满量程绝对采样精度1‰,信纳比优于100d Bc,采样模块间采样时钟同步精度优于500ps,可分辨频率1k Hz、幅值10V正弦信号的最小相位差优于±0.050°,显着提升了此类测试设备的通道数目与同步性能。
邬文[10]（2020）在《一种IC测试仪的背板模块设计》文中研究说明随着集成电路产业的不断发展,集成电路芯片管脚和速率都急剧增加,相应的也对集成电路测试设备提出了更高的精度要求。集成电路测试作为集成电路产业链中的重要组成部分,对集成电路测试设备的要求更是愈发增高,而在集成电路测试领域,目前国内的发展现状相比于国外的技术水平还存在一定的差距,因此对集成电路测试技术的研究以及对中高端集成电路测试设备的设计开发在目前的世界形势下具有重要的战略意义。在集成电路测试中,集成电路测试设备的数据传输速率会直接影响被测芯片的测试结果,而目前通用的PCI通信总线也成为了影响测试速率的限制之一。本文在基于一款集成电路测试仪的整体结构介绍的基础上,重点研究了背板模块中通信模型的建立方式,提出了一种集成电路测试仪背板模块的设计方案,并提出时钟信号的管理同步方案。主要的研究方面如下:1.背板模块通信模型建立。论文首先基于PCIe总线,建立了控制模块与背板模块之间的系统级通信模型。其通信功能作为集成电路测试仪背板模块的核心功能,可以完成集成电路测试仪控制模块与各测试子模块的测试指令下发和测试数据传回。2.自定义通信总线模型建立。背板模块与集成电路测试仪各测试模块之间的通信采用自定义通信总线方式,自定义通信总线模块需要将PCIe协议数据转换为测试模块所使用的自定义总线数据并分配至各个测试模块。3.时钟信号同步。背板模块需要为测试仪各测试子模块提供工作参考时钟和自定义总线数据传输时钟,本文在阐述时钟信号对测试结果影响的基础上,提出了时钟同步的设计和部分测试结果。
二、CPLD在多路高速同步数据采集系统中的应用（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、CPLD在多路高速同步数据采集系统中的应用（论文提纲范文）
（1）基于FPGA的多通道模数混合采编与传输设备的设计（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题背景与选题来源 |
| 1.2 研究目的及意义 |
| 1.3 国内外研究现状与发展趋势 |
| 1.4 论文章节安排 |
| 2 总体方案设计 |
| 2.1 数据采集与传输理论 |
| 2.2 设计需求分析 |
| 2.3 整体方案设计 |
| 2.4 本章小结 |
| 3 关键硬件电路设计与实现 |
| 3.1 模拟量采集电路设计 |
| 3.1.1 采集电路结构选择 |
| 3.1.2 源端输入干扰模型分析 |
| 3.1.3 模拟量调理电路设计 |
| 3.1.4 多路模拟开关和模数转换器选型 |
| 3.1.5 ADC驱动电路设计 |
| 3.2 数字量接口电路设计 |
| 3.2.1 RS-422 接口电路设计 |
| 3.2.2 LVDS发送端电路设计 |
| 3.2.3 LVDS接收端电路设计 |
| 3.3 远距离传输线设计 |
| 3.3.1 传输线选型 |
| 3.3.2 传输线上信号的反射和抑制措施 |
| 3.3.3 传输线衰减特性分析 |
| 3.4 本章小结 |
| 4 软件逻辑设计与优化 |
| 4.1 FPGA软件逻辑架构 |
| 4.2 模拟量采集部分软件设计 |
| 4.2.1 采样帧结构设计 |
| 4.2.2 基于ROM地址查找表的信道切换控制 |
| 4.2.3 双流水线型采集控制时序 |
| 4.3 模数混合编帧设计 |
| 4.4 数据传输链路的软件优化 |
| 4.4.1 反馈重传纠错的软件实现 |
| 4.4.2 传输链路的问题分析 |
| 4.4.3 传输链路软件优化 |
| 4.5 本章小结 |
| 5 设备性能测试及验证 |
| 5.1 模拟量采集精度验证 |
| 5.2 长距离传输链路可靠性验证 |
| 5.3 整体功能验证 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 论文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士期间发表的论文及研究成果 |
| 致谢 |
（2）基于同步Flash的高速数据记录仪的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题背景 |
| 1.2 课题研究目的和意义 |
| 1.3 国内外研究现状 |
| 1.3.1 国外研究现状 |
| 1.3.2 国内研究现状 |
| 1.4 存储方式的发展现状 |
| 1.5 论文主要研究内容 |
| 1.6 论文主要结构 |
| 2 高速数据记录仪方案设计 |
| 2.1 记录仪功能及性能指标 |
| 2.1.1 记录仪主要功能 |
| 2.1.2 记录仪设计指标要求 |
| 2.2 高速数据记录仪总体方案设计 |
| 2.2.1 主控制器的选择 |
| 2.2.2 传输接口的选择 |
| 2.3 记录仪系统总体设计 |
| 2.4 本章小结 |
| 3 高速数据记录仪电路设计 |
| 3.1 AD模块设计 |
| 3.1.1 AD9267 特性分析 |
| 3.1.2 AD9627 采集电路设计 |
| 3.2 LVDS数据接收接口设计 |
| 3.2.1 LVDS传输原理 |
| 3.2.2 LVDS接收电路设计 |
| 3.3 USB3.0 传输接口设计 |
| 3.4 同步NAND Flash高速存储阵列设计 |
| 3.4.1 同步NAND Flash存储结构 |
| 3.4.2 同步Flash片内片外复合流水线设计 |
| 3.4.3 同步Flash DDR接口设计 |
| 3.4.4 同步Flash并行阵列结构设计 |
| 3.5 本章小结 |
| 4 高速数据记录仪时序逻辑设计 |
| 4.1 AD9627 采集逻辑设计 |
| 4.2 USB接口逻辑设计 |
| 4.3 同步Flash时序逻辑设计 |
| 4.3.1 同步Flash读写操作实现 |
| 4.3.2 Flash并行阵列无效块检测 |
| 4.3.3 Flash ECC校验 |
| 4.4 本章小结 |
| 5 高速数据记录仪系统测试 |
| 5.1 AD采集功能测试 |
| 5.2 USB3.0 传输系统测试 |
| 5.2.1 USB3.0 数据传输功能验证 |
| 5.2.2 USB3.0 数据传输系统速度测试 |
| 5.3 同步Flash存储阵列验证 |
| 5.3.1 上电初始化 |
| 5.3.2 同步读模式 |
| 5.3.3 同步擦除 |
| 5.3.4 同步页编程 |
| 5.3.5 Flash阵列流水线测试 |
| 5.3.6 Flash阵列速度测试 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（3）基于FPGA的多通道光纤光谱仪控制系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究和意义 |
| 1.2 课题的国内外研究现状 |
| 1.3 现有研究存在的问题 |
| 1.4 本文的研究目标 |
| 1.5 本文的主要内容和安排 |
| 2 系统总体方案设计 |
| 2.1 光纤光谱仪的工作原理 |
| 2.1.1 单通道光纤光谱仪的工作原理 |
| 2.1.2 多通道光纤光谱仪的工作原理 |
| 2.2 多通道光纤光谱仪的总体结构设计 |
| 2.2.1 光学系统设计 |
| 2.2.2 数据采集系统设计 |
| 2.3 开发环境的搭建 |
| 2.3.1 FPGA开发环境的搭建 |
| 2.3.2 HDL仿真环境的搭建 |
| 2.4 系统主要性能指标 |
| 2.5 本章小结 |
| 3 多通道光纤光谱仪控制系统的硬件电路设计 |
| 3.1 引言 |
| 3.2 FPGA控制模块 |
| 3.2.1 FPGA技术简介 |
| 3.2.2 FPGA芯片选型 |
| 3.2.3 FPGA及其外围电路设计 |
| 3.3 CCD光电转换模块 |
| 3.3.1 CCD器件的工作原理 |
| 3.3.2 CCD器件的驱动方法 |
| 3.3.3 CCD器件的选型 |
| 3.3.4 CCD驱动电路设计 |
| 3.4 A/D转换模块 |
| 3.4.1 信号调理电路 |
| 3.4.2 A/D转换器的芯片选型 |
| 3.4.3 AD9826 驱动电路设计 |
| 3.5 USB通信模块 |
| 3.5.1 USB接口介绍 |
| 3.5.2 USB外设控制器芯片选型 |
| 3.5.3 USB通信接口电路设计 |
| 3.6 RS232 通讯模块 |
| 3.7 存储模块 |
| 3.7.1 SRAM |
| 3.7.2 EEPROM |
| 3.7.3 Flash |
| 3.8 电源模块 |
| 3.8.1 系统电源分布 |
| 3.8.2 电压转换电路 |
| 3.9 本章小结 |
| 4 多通道光纤光谱仪的控制系统软件设计 |
| 4.1 引言 |
| 4.2 CCD与AD采集驱动时序 |
| 4.2.1 CCD控制与AD采集状态 |
| 4.2.2 TCD1304DG驱动时序 |
| 4.2.3 AD9826 时序分析 |
| 4.3 光谱数据存储与读取 |
| 4.3.1 SRAM时序分析 |
| 4.3.2 数据存储与读取状态 |
| 4.4 USB通信控制 |
| 4.4.1 信号的传输与通讯 |
| 4.4.2 CY7C68013A的固件设计 |
| 4.5 本章小结 |
| 5 光谱仪样机测试 |
| 5.1 上位机测试软件 |
| 5.2 样机测试 |
| 5.3 本章小结 |
| 6 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 附录 ·攻读学位期间所获学术成果 |
（4）HIAF-Kicker电源控制系统关键技术研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 引言 |
| 1.1 课题研究背景 |
| 1.2 加速器踢轨磁铁电源控制技术研究现状 |
| 1.2.1 电源控制方式研究现状 |
| 1.2.2 高速数据采集系统研究现状 |
| 1.2.3 加速器定时技术研究现状 |
| 1.3 论文主要工作和创新点 |
| 第2章 Kicker电源数字控制器 |
| 2.1 控制需求及系统架构 |
| 2.2 电源数字控制器硬件 |
| 2.2.1 核心板+核心底板 |
| 2.2.2 光纤扩展板 |
| 2.2.3 光纤子板 |
| 2.3 数字控制器核心软件设计 |
| 2.3.1 数据通信模块 |
| 2.3.2 电源控制事例解析模块 |
| 2.3.3 百路快脉冲同步触发模块 |
| 2.4 Kicker电源上位机操作软件 |
| 2.4.1 Socket编程流程 |
| 2.4.2 上位机操作界面 |
| 2.5 小结 |
| 第3章 基于国产ADC芯片的Kicker电源高速波形采集系统 |
| 3.1 高速数据采集相关理论 |
| 3.1.1 时间交替采样技术 |
| 3.1.2 JESD204 高速接口及协议 |
| 3.2 Kicker高速数据采集系统硬件方案 |
| 3.2.1 高速ADC芯片 |
| 3.2.2 高速采集子卡硬件 |
| 3.2.3 高速采集载板硬件 |
| 3.2.4 高速采集卡功能测试 |
| 3.3 Kicker高速采集系统软件设计 |
| 3.3.1 ADC芯片的SPI配置 |
| 3.3.2 数据接收与高速数字信号处理模块 |
| 3.3.3 Kicker电源波形实时监测算法设计 |
| 3.3.4 Kicker电源高速波形采集实验 |
| 3.4 小结 |
| 第4章 WR定时技术在Kicker高速采集系统中的应用 |
| 4.1 WR定时技术简介 |
| 4.1.1 PTP定时协议 |
| 4.1.2 WR同步链路模型 |
| 4.1.3 全数字双混频鉴相器 |
| 4.2 WR定时技术在Kicker高速采集系统中的应用 |
| 4.2.1 时间输入接口及Sync Node节点TAI时间编码 |
| 4.2.2 Sync Node节点TAI时间信息转换的Verilog实现方法 |
| 4.2.3 Kicker高速采集系统内时间信号转换 |
| 4.3 小结 |
| 第5章 总结与展望 |
| 5.1 论文工作总结 |
| 5.2 下一步工作展望 |
| 参考文献 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
| 致谢 |
（5）嵌入式多通道高速信号采集处理系统研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 信号采集系统研究现状 |
| 1.3 本论文主要研究内容及章节安排 |
| 1.3.1 本论文主要研究内容 |
| 1.3.2 本论文章节安排 |
| 第2章 高速信号采集与处理相关技术研究 |
| 2.1 高速模数转换技术 |
| 2.1.1 模数转换器概述 |
| 2.1.2 流水线型ADC |
| 2.2 FPGA技术 |
| 2.2.1 FPGA发展概述 |
| 2.2.2 FPGA基本结构及特点 |
| 2.2.3 FPGA设计流程及开发工具 |
| 2.3 FPGA同步时序处理技术 |
| 2.3.1 FPGA时序分析基本概念 |
| 2.3.2 FPGA同步设计的重要性 |
| 2.3.3 信号跨时钟域同步方式研究 |
| 2.4 累加平均滤波算法研究 |
| 2.4.1 算法原理分析 |
| 2.4.2 降噪分析 |
| 2.5 本章小结 |
| 第3章 系统硬件设计方案 |
| 3.1 系统整体架构 |
| 3.1.1 系统整体架构分析 |
| 3.1.2 预期性能指标 |
| 3.2 FPGA间的数据通信方案设计 |
| 3.2.1 SPI串行外设接口 |
| 3.2.2 SPI多从机方案选择 |
| 3.3 采集控制单元FPGA设计方案 |
| 3.3.1 设计方案分析 |
| 3.3.2 ADC控制模块设计 |
| 3.3.3 多路模拟电子开关控制模块计实现 |
| 3.3.4 累加平均滤波算法设计实现 |
| 3.3.5 SPI从机通信模块设计实现 |
| 3.3.6 IP核配置 |
| 3.4 传输控制单元设计方案 |
| 3.4.1 方案分析 |
| 3.4.2 SPI主机通信模块设计实现 |
| 3.4.3 AXI片内高速总线应用设计实现 |
| 3.5 本章小结 |
| 第4章 系统软件设计方案 |
| 4.1 软件总体设计方案 |
| 4.2 Socket网络通信技术 |
| 4.2.1 Socket基本概念 |
| 4.2.2 Socket数据传输方式 |
| 4.2.3 Socket通信过程 |
| 4.3 系统软件设计实现 |
| 4.3.1 网络Socket客户端设计 |
| 4.3.2 基于QT上位机设计实现 |
| 4.4 本章小结 |
| 第5章 系统验证与测试 |
| 5.1 系统硬件单元仿真及调试 |
| 5.1.1 多路模拟电子开关功能仿真验证 |
| 5.1.2 累加平均滤波算法仿真验证 |
| 5.1.3 采集控制单元在线调试 |
| 5.1.4 传输控制单元在线调试 |
| 5.2 系统软硬件综合测试 |
| 5.2.1 测试环境搭建 |
| 5.2.2 测试过程 |
| 5.2.3 系统指标分析 |
| 5.3 本章小结 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 在学期间主要科研成果 |
| 一、发表学术论文 |
| 二、其它科研成果 |
（6）基于FPGA的继电器在线检测系统的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题来源及背景 |
| 1.2 课题研究目的和意义 |
| 1.3 国内外研究现状及发展趋势 |
| 1.3.1 国内外继电器检测现状 |
| 1.3.2 脉冲检测的方法现状 |
| 1.3.3 脉宽检测的常用方法 |
| 1.4 本文主要工作及结构安排 |
| 第2章 系统总体设计 |
| 2.1 总体系统方案 |
| 2.2 设计指标与技术要求 |
| 2.3 方案论证与分析 |
| 2.3.1 方案的论证 |
| 2.3.2 方案分析 |
| 2.4 本章小结 |
| 第3章 继电器在线检测系统的模块设计与实现 |
| 3.1 输入电路的设计与实现 |
| 3.1.1 设计方案及问题 |
| 3.1.2 光耦隔离电路的设计 |
| 3.2 脉冲检测模块的设计 |
| 3.2.1 脉冲判断模块的设计 |
| 3.2.2 缓存模块的实现 |
| 3.2.3 串口的设计与配置 |
| 3.3 相关外围电路的实现 |
| 3.3.1 主要配置电路 |
| 3.3.2 电源转换电路 |
| 3.3.3 时钟电路 |
| 3.3.4 串口配置电路 |
| 3.4 电路布线注意事项 |
| 3.5 本章小结 |
| 第4章 上位机软件的设计 |
| 4.1 LabVIEW概述 |
| 4.2 上位机结构概述 |
| 4.3 上位机各模块设计与实现 |
| 4.3.1 串口配置 |
| 4.3.2 数据处理 |
| 4.3.3 数据存储模块的设计 |
| 4.3.4 显示模块的设计 |
| 4.4 交互界面的设计与实现 |
| 4.5 本章小结 |
| 第5章 系统整体调试与分析 |
| 5.1 样机的组装与调试 |
| 5.1.1 电源模块的检测 |
| 5.1.2 时钟电路的测试 |
| 5.1.3 输入电路的测试 |
| 5.2 软件与系统调试 |
| 5.3 误差分析与优化方案 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 附录1 机箱实物图 |
| 附录 2 FPGA原理图 |
| 攻读学位期间所取得的相关科研成果 |
| 致谢 |
（7）基于LVDS的同步数据汇聚平台硬件研发（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 选题的背景和意义 |
| 1.2 数据汇聚平台相关研究概述 |
| 1.2.1 分布式同步数据采集系统 |
| 1.2.2 高速Serdes技术 |
| 1.2.3 LVDS串行技术 |
| 1.2.4 分布式采集系统时钟同步技术 |
| 1.3 研究内容和论文组织结构 |
| 1.3.1 研究内容 |
| 1.3.2 论文组织结构 |
| 2 系统总体架构 |
| 2.1 系统需求分析 |
| 2.2 系统整体设计 |
| 2.2.1 系统关键技术 |
| 2.2.2 系统功能方案 |
| 2.2.3 主要芯片选型 |
| 2.3 本章小结 |
| 3 系统硬件设计 |
| 3.1 处理器模块 |
| 3.1.1 千兆网络模块 |
| 3.1.2 eMMC模块 |
| 3.1.3 DDR3 模块 |
| 3.1.4 串口模块 |
| 3.1.5 JTAG调试模块 |
| 3.1.6 FPGA交互模块 |
| 3.2 FPGA模块 |
| 3.2.1 LVDS模块 |
| 3.2.2 同步时钟模块 |
| 3.2.3 DDR3 模块 |
| 3.2.4 Flash模块 |
| 3.3 其他模块 |
| 3.3.1 复位模块 |
| 3.3.2 时钟模块 |
| 3.3.3 电源模块 |
| 3.4 PCB设计 |
| 3.4.1 PCB布局 |
| 3.4.2 PCB叠层设计 |
| 3.4.3 PCB布线及关键信号仿真 |
| 3.4.4 PCB设计结果 |
| 3.5 本章小结 |
| 4 FPGA功能设计 |
| 4.1 通信协议设计 |
| 4.1.1 帧格式定义 |
| 4.2 LVDS模块 |
| 4.2.1 LVDS收发控制 |
| 4.2.2 8B/10B转换 |
| 4.3 DDR模块 |
| 4.3.1 LVDS至 DDR传输设计 |
| 4.3.2 DDR控制逻辑设计 |
| 4.4 PCIe模块 |
| 4.4.1 DDR至 PCIe传输设计 |
| 4.4.2 PCIe控制逻辑设计 |
| 4.5 SPI模块 |
| 4.6 命令控制模块 |
| 4.6.1 链路监测功能 |
| 4.6.2 同步采样功能 |
| 4.7 本章小结 |
| 5 系统测试 |
| 5.1 系统硬件测试 |
| 5.1.1 硬件调试 |
| 5.1.2 电源测试 |
| 5.1.3 关键信号测试 |
| 5.1.4 系统功耗测试 |
| 5.2 FPGA功能测试 |
| 5.2.1 LVDS传输测试 |
| 5.2.2 DDR读写测试 |
| 5.2.3 PCIe传输测试 |
| 5.2.4 SPI传输测试 |
| 5.3 系统功能测试 |
| 5.3.1 数据传输测试 |
| 5.3.2 时钟同步测试 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历 |
（8）新型煤矸光电分选机控制系统的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题来源 |
| 1.2 研究背景及意义 |
| 1.2.1 国内煤炭行业的发展 |
| 1.2.2 煤矸分选的必要性 |
| 1.3 煤矸分选国内外研究现状 |
| 1.3.1 人工选煤 |
| 1.3.2 重介质法选煤 |
| 1.3.3 跳汰选煤 |
| 1.3.4 基于机器视觉选煤 |
| 1.3.5 光电分选机选煤 |
| 1.4 主要研究内容 |
| 1.5 本章小结 |
| 2 新型煤矸光电分选机的系统设计 |
| 2.1 新型煤矸光电分选机的工作过程 |
| 2.2 新型煤矸光电分选机的硬件结构设计 |
| 2.3 新型煤矸光电分选机的通信设计 |
| 2.4 本章小结 |
| 3 主控制系统的设计 |
| 3.1 主控制系统的硬件设计 |
| 3.2 主控制系统的软件设计 |
| 3.3 主控制系统的核心单片机 |
| 3.4 主控制系统的存储电路设计 |
| 3.4.1 存储电路的设计 |
| 3.4.2 存储空间的分配 |
| 3.5 主控制系统的温度监测电路设计 |
| 3.5.1 温度监测电路的设计 |
| 3.5.2 监测温度的采集 |
| 3.6 主控制系统的电压监测电路设计 |
| 3.6.1 电压监测电路的设计 |
| 3.6.2 对监测电压的采集 |
| 3.7 主控制系统的开关信号电路设计 |
| 3.8 主控制系统的CPLD XC95144部件 |
| 3.9 本章小结 |
| 4 信号处理系统的设计 |
| 4.1 双能X射源透射系统模块 |
| 4.1.1 X射线的基础理论 |
| 4.1.2 X射线的透射原理 |
| 4.1.3 双能X射线的透射原理 |
| 4.1.4 双能X射源透射系统的组成 |
| 4.2 信号采集系统模块 |
| 4.2.1 信号放大电路 |
| 4.2.2 信号检出电路 |
| 4.3 通信连接模块 |
| 4.3.1 Modbus协议及传输模式 |
| 4.3.2 CRC校验方式 |
| 4.3.3 通信帧格式 |
| 4.3.4 与MT5000的通信硬件设计 |
| 4.3.5 与MT5000的通信软件设计 |
| 4.4 信号处理系统的硬件设计 |
| 4.5 信号处理系统的软件设计 |
| 4.6 本章小结 |
| 5 电磁进料控制系统的设计 |
| 5.1 电磁振动给料机的工作原理 |
| 5.2 电磁进料控制系统的理论分析 |
| 5.3 电磁进料控制系统的电路设计 |
| 5.3.1 过零检测电路 |
| 5.3.2 晶闸管触发电路 |
| 5.4 本章小结 |
| 6 喷阀驱动分选控制系统的设计 |
| 6.1 分选控制系统的三大核心模块 |
| 6.1.1 喷阀控制模块 |
| 6.1.2 喷阀剔除装置 |
| 6.1.3 分选动作电路 |
| 6.1.4 喷阀控制模块系统设计 |
| 6.2 分选控制系统的硬件设计 |
| 6.3 分选控制系统的软件设计 |
| 6.4 本章小结 |
| 7 分选机系统的抗干扰性研究及调试 |
| 7.1 系统的干扰来源 |
| 7.2 系统的抗干扰措施 |
| 7.3 分选系统的调试 |
| 7.4 本章小结 |
| 8 总结与展望 |
| 8.1 结论 |
| 8.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介及读研期间主要学术成果 |
（9）多通道同步数据采集系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究的目的和意义 |
| 1.2 国内外研究现状分析 |
| 1.2.1 基于时间的同步 |
| 1.2.2 基于信号的同步 |
| 1.2.3 国内外文献综述的简析 |
| 1.3 论文主要研究内容 |
| 1.4 本文结构 |
| 第2章 系统总体方案设计 |
| 2.1 系统需求分析 |
| 2.1.1 同步性指标分析 |
| 2.2 系统总体设计 |
| 2.2.1 硬件电路设计方案 |
| 2.2.2 固件逻辑设计方案 |
| 2.2.3 软件设计方案 |
| 2.3 本章小结 |
| 第3章 硬件电路设计 |
| 3.1 数据采集电路设计 |
| 3.1.1 前端调理电路设计 |
| 3.1.2 FPGA选型与PCIe高速接口设计 |
| 3.1.3 ADC外围电路设计 |
| 3.2 时钟相关电路设计 |
| 3.2.1 PXIe定时触发总线原理分析 |
| 3.2.2 时钟路径同步误差分析 |
| 3.2.3 时钟管理电路设计 |
| 3.2.4 定时触发总线接口电路设计 |
| 3.3 电源树路径设计 |
| 3.4 本章小结 |
| 第4章 固件逻辑设计 |
| 4.1 顶层逻辑设计 |
| 4.2 TLP编解码逻辑设计 |
| 4.2.1 TLP解码状态机设计 |
| 4.2.2 TLP编码状态机设计 |
| 4.3 低速板级通信接口逻辑设计 |
| 4.3.1 uWire协议接口逻辑设计 |
| 4.3.2 SPI协议接口逻辑设计 |
| 4.3.3 DOUT并行数据接口设计 |
| 4.4 自定义功能寄存器设计 |
| 4.5 多卡同步逻辑设计 |
| 4.5.1 多卡时钟同步 |
| 4.5.2 多卡触发同步 |
| 4.6 本章小结 |
| 第5章 软件设计及系统测试 |
| 5.1 系统软件设计 |
| 5.1.1 中断功能函数设计 |
| 5.1.2 DMA功能函数设计 |
| 5.1.3 应用程序设计 |
| 5.2 系统性能指标分析及测试 |
| 5.2.1 采样精度测试 |
| 5.2.2 信号与噪声失真比测试 |
| 5.2.3 时钟同步误差测试 |
| 5.2.4 相位差分辨精度测试 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（10）一种IC测试仪的背板模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 选题依据和研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.2.3 内部通信总线发展现状 |
| 1.3 主要研究内容 |
| 第二章 背板模块设计方案 |
| 2.1 集成电路测试仪总体简介 |
| 2.2 背板模块设计指标要求 |
| 2.3 背板模块总体设计方案 |
| 2.3.1 背板数据通信总体方案 |
| 2.3.2 时钟同步方案 |
| 2.4 本章小结 |
| 第三章 PCI Express协议及IP核接口设计 |
| 3.1 PCI Express协议介绍和结构分析 |
| 3.1.1 PCI Express总线拓扑结构 |
| 3.1.2 PCI Express总线分层结构 |
| 3.1.3 PCI Express总线事务层TLP数据格式 |
| 3.2 PCI Express IP核介绍 |
| 3.2.1 PCI Express IP核接口介绍 |
| 3.2.2 PCI Express IP核时序 |
| 3.2.3 PCI Express IP核配置空间 |
| 3.3 本章小结 |
| 第四章 PCIe通信模块逻辑设计 |
| 4.1 PCIe通信模块传输机制 |
| 4.1.1 PIO传输机制 |
| 4.1.2 DMA传输机制 |
| 4.2 PCIe通信模块硬件设计 |
| 4.2.1 DMA控制器逻辑 |
| 4.2.2 控制与状态寄存器逻辑 |
| 4.2.3 接收引擎逻辑 |
| 4.2.4 发送引擎逻辑 |
| 4.3 本章小结 |
| 第五章 自定义通信总线模块设计 |
| 5.1 路由模块逻辑设计 |
| 5.2 自定义通信总线发送模块逻辑设计 |
| 5.3 自定义通信总线接收模块逻辑设计 |
| 5.4 时钟管理模块设计 |
| 5.5 本章小结 |
| 第六章 测试结果验证及分析 |
| 6.1 基于Root Port模型仿真测试 |
| 6.2 数据读写测试及分析 |
| 6.3 各模块时钟信号同步测试及分析 |
| 6.4 本章小结 |
| 第七章 总结和展望 |
| 致谢 |
| 参考文献 |
四、CPLD在多路高速同步数据采集系统中的应用（论文参考文献）
- [1]基于FPGA的多通道模数混合采编与传输设备的设计[D]. 陈晓敏. 中北大学, 2021(09)
- [2]基于同步Flash的高速数据记录仪的设计与实现[D]. 赵宽. 中北大学, 2021(09)
- [3]基于FPGA的多通道光纤光谱仪控制系统设计[D]. 时莉. 烟台大学, 2021(11)
- [4]HIAF-Kicker电源控制系统关键技术研究与实现[D]. 刘艳. 中国科学院大学(中国科学院近代物理研究所), 2021(01)
- [5]嵌入式多通道高速信号采集处理系统研究[D]. 潘冬阳. 齐鲁工业大学, 2021(11)
- [6]基于FPGA的继电器在线检测系统的设计与实现[D]. 吴梦杰. 北华航天工业学院, 2021(06)
- [7]基于LVDS的同步数据汇聚平台硬件研发[D]. 林怡格. 浙江大学, 2021(01)
- [8]新型煤矸光电分选机控制系统的设计与实现[D]. 卢熠昌. 安徽理工大学, 2020(04)
- [9]多通道同步数据采集系统设计[D]. 王振宇. 哈尔滨工业大学, 2020(02)
- [10]一种IC测试仪的背板模块设计[D]. 邬文. 电子科技大学, 2020(08)